白皮书

请阅读以下有关我公司客户和合作伙伴对S2C技术的不同应用的白皮书,以便加深了解。

使用多FPGA联合调试技术

在单一的FPGA内调试设计是一个相对简单的任务,然而针对多FPGA的调试操作往往是一个极其漫长而又颇费劳力的过程。手动技术只允许一次调试一颗FPGA, 而传统的工具如外部逻辑分析仪或FPGA内部的逻辑分析仪针对多FPGA调试往往又有局限。通过手动流程,只能侦测到FPGA内部的错误,而对跨FPGA的信号交互缺无能为力,因此很难对设计的整体功能进行测试。外部逻辑分析仪的探针数目有限,而且需要设计者将需观测的信号拉至顶层I/O。由于这些问题的存在,FPGA的调试一直不是很充分,取而代之的是通过软件仿真来完成。
现在FPGA原型验证的多FPGA调试流程取得了重大进展。

 

选择最佳的引脚复用技术用于多FPGA的设计分割

众所周知,在使用多颗FPGA构建一个超大规模设计的原型时通常需要面对一个经典的问题:VLSI设计中需要交互的信号数目超出了FPGA设备之间的I/O引脚数目。传统的做法是通过时分复用技术,将两个或多个信号通过MUX实现在单个引脚上进行传输。
此种解决方案仍然被广泛的应用,但是随着FPGA技术的不断进步,构建多设备原型的障碍正在大大减少。以最新的FPGA为例,其提供了大量的行业标准的I/O资源,并集成了高速的收发器和LVDS信号。

 

FPGA原型入门

FPGA原型是将SoC和ASIC设计映射到FPGA进行硬件验证和早期的软件开发的方法。这种方法有时亦称为ASIC原型或SoC原型。
FPGA原型已经成为主流的ASIC和SoC设计的验证,以及早期软件和固件联合开发的方法。在此我们将着重讨论为什么FPGA原型如此重要,当前FPGA原型面临的挑战与如何克服,以及如何自行建立或采用现成的解决方案构建FPGA原型所面临的问题。

 

获取最大的FPGA原型

无论您是设计或验证高精尖的复杂设计还是主流的设计,FPGA原型可以帮助您实现目标。获取最大的FPGA原型的关键在于您需要了解这项技术的工作原理以及FPGA原型设计解决方案是如何匹配您的设计和验证要求的。这本电子书包含一系列发布于EE Times上的文章,以帮助您浏览FPGA原型技术 – 克服所有FPGA原型障碍以扩展您的FPGA原型应用范围。 同时这本电子书亦告诉您完整的原型平台是如何帮助您适配任何容量的设计、适用于任何设计阶段,以及跨越地域的限制实现随时随地的远程访问的。

 

片上系统设计的FPGA原型

完善的原型平台即满足任何设计容量、适用任何设计阶段、且可随时随地访问

FPGA原型系统必须提供企业级的可访问性——一个完整的原型平台需具备可以运行在任何功能性的设计阶段、适用于任何大小的设计,以及跨越地理位置的局限等特色。所有的这些功能必须具有远程访问特性。这种方法将大大提高工程效率,缩短最终产品的上市时间,同时增加其投资回报率(ROI),以及增FPGA原型平台本身的生命周期的投资回报率。
本文阐述了FPGA原型系统必须如何演变成一个完整的原型平台,以满足日益增长的SoC设计的挑战。具体内容涵盖:

  • 回顾SoC开发所面临的挑战
  • 分析当前的FPGA原型设计方法能否有效地应对这些挑战
  • 阐述应对挑战的FPGA原型设计解决方案
 

使用商业FPGA原型来应用H.264视频压缩IP

越来越的IP供应商采用FPGA原型作为他们售前和售后支持的载体。FPGA原型便于IP供应商允许潜在的客户在接近于实时速度运行的情况下安全的观察和评估IP。同时,FPGA原型还可以作为客户的设计参考,加速客户在IP交易结束后的设计过程。本书描述了CAST如何选择S2C的商业化FPGA原型工具——TAI Logic Module来打造其H.264 –编码器的 IP演示平台。

 

一百兆晶体管规模的处理器和高速外设的多FPGA平台仿真

本书讲述了中国科学院计算技术研究所(ICT)以S2C Dual Virtex-5 TAI LOGIC MODULE为原型设计100百万晶体管规模的处理器,在25MHz下引导未修改的原始操作系统执行了各种架构探索研究的经过。白皮书列举了在多片FPGA装置上进行复杂原型设计所面临的多个关键难题,并且揭示了ICT科研工程师是如何解决FPGA分割、插脚限制、高速IO仿真以及在S2C的TAI LOGIC MODULE上进行设计调试等难题的。

 

使用基于FPGA的IP设计SoC——基于FPGA的SoC设计方法

在过去的十多年里,SoC设计方法已趋于成熟,由于半导体技术的提高、EDA工具的改进、新设计服务已使众多障碍一一得到克服。同时,得益于硅IP行业的迅猛发展,现在的设计师们都可以毫不费力地从市场上购买到SoC所需的大多数设计块。但是,一个新的关键问题是如何优化这些IP块,需要考虑诸如性能、带宽和电源等系统级问题时,尤为如此。此外,随着SoC软件内容的不断扩大,早期硬软件协同设计尤显必要。本白皮书描述了利用基于FPGA的IP模型以接近实时的速度创建早期系统原型以实现早期硬软件协同设计的设计方法。采用基于FPGA的电子系统级(ESL)的方法, 设计正确的SoC产品,成为市场的第一个进入者。