ホワイトペーパー

当社取引先及びパートナーのS2C技術応用白書を読んで、了解を深めます。

マルチFPGAデバッグ手法の導入

FPGA単体の設計デバッグは、比較的簡単な作業です。しかし複数のFPGAからなるプラットフォームに対するデバッグ作業の実行は、長期にわたり、かつ労働集約的なプロセスになりがちです。手作業で可能な同時デバッグは、1つのFPGAが限界で、従来から使われていた外部のロジック・アナライザや、FPGAに組込まれたロジック・アナザイザを用いても、FPGAが複数に及んだ場合、そのデバッグには限界があります。手作業の手法では、一度に把握することができる内部の振る舞いは1つのFPGAに限定され、結果として設計上の誤りを見逃す、あるいは設計の振る舞いを間違えて理解するなど、設計全体における機能をテストすることは極めて困難なものとなります。たとえデザインの一部分を、周囲との依存性を極力減らすように特定のFPGAにマッピングし、一見バグがない状況が作れたとしても、設計全体の中で動作させると重大なエラーが含まれている可能性があります。外部ロジック・アナライザで可能なプローブ数も限られており、しかもFPGAのI/Oピンから出力できるように、プローブをトップ階層にまで引き上げる必要があります。このような問題があるために、FPGAプロトタイピングのプロセスでは、デバッグのほとんどが不適切であり、結果としてシミュレーション、あるいはエミュレーションで行うべきものとされてきました。
しかし、ちょっと待ってください。マルチFPGAデバッグの複雑な問題に対処し、FPGAプロタイピングのフローを強化するような、重要な技術革新が起こったのです。

 

マルチFPGAパーティショニングに最適なピン多重化手法の選択

大規模デザインをプロトタイピングするために複数のFPGAを使用する場合、デバイス間の信号数がFPGAのI/O数よりも多いという昔ながらの問題を解決する必要があります。標準的な解決方法は、配線あるいはピン1つに対して2つ以上の信号を多重化するTDM(Time Domain Multiplexing)スキームの使用です。
このソリューションは現在でも広く採用されており、FPGAの進化と相まってマルチデバイス・プロトタイプ作成に対する障害を大幅に削減します。最先端のFPGAは非常に多くの業界標準I/O、高速トランシーバ、LVDSといった多様な最新技術を提供しています。

 

FPGAプロトタイピング入門

FPGAプロトタイピングとは、ハードウェア検証や早期ソフトウェア開発向けにFPGAでSoC/ASICデザインをプロトタイピングするための手法です。この手法は時にはASICプロトタイピング、SoCプロトタイピングと呼ばれることもあります。FPGAでのSoC/ASICデザインのプロトタイピングは、早期ソフトウェア/ファームウェア協調設計向けの手法としてはもちろん、ハードウェア設計の検証方法としても主流になってきています。このFPGAプロトタイピングに関する入門書は、プロトタイピングが必要とされる重要な要因、プロトタイピングにおける現在の課題とそれに対する対応策、独自のプロトタイピング・ソリューションの構築あるいは既成のプロトタイピング・ソリューション導入における問題点についてご説明します。

 

FPGAプロトタイピングを最大限に活用する

非常に複雑な最先端のデザイン、あるいはもっと主流のデザインを設計/検証するにあたって、FPGAプロトタイピングは最大の成果で目標を達成するために役立てることができます。FPGAプロトタイピングを最大限活用するには、このテクノロジがどのように機能するかを良く理解し、ユーザの設計/検証条件に合うFPGAプロトタイピング・ソリューションを選択することが必要です。このeBookにはEE Timesで発表された一連の記事が掲載されており、FPGAプロトタイピングの障害を乗り越える方法からデザインフロー上流でのFPGAプロトタイプの利用、大規模デザインでのFPGA利用に至るまで、FPGAプロトタイピング・テクノロジの世界をご案内します。また、このeBookは、完全なプロトタイピング・プラットフォームが いつでもどこでも企業規模でアクセスでき、設計工程、デザインサイズを選ばずにユーザに貢献できることを教えてくれます。

 

System-on-Chipの設計に於けるFPGA プロトタイピング

如何なるデザイン(ゲート)規模、エンタープライス規模からのアクセス可能のデザイステージ、何時でも、何処でもと多種のニーズに完全に対応可能なプロトタイピングプラットフォーム ン

FPGAプロトタイピングシステムはエンタープライス規模のアクセス性を提供しなければ成りません。― 完全なプロトタイピングプラットフォームとは、全てのデザインステージ、サイズ、そして多数の事業所(サイト)からでの操作が可能である事を指します。これらの性能は何時でも必要に応じてリモートからのアクセスが出来るべきです。この様なアプローチは技術者の生産力を増強し、製品化迄の時間を短縮し、資本収益率の増加、そしてFPGAプロトタイピングプラットフォーム自体の投資収益時間の延長を促すものです。
特に以下に重点を置いております:

  • SoC開発での拡大する課題
  • 現在のFPGAプロトタイピングアプローチが如何にしてこれらのチャレンジに有効的に立ち向かえるか
  • FPGAプロトタイピングソリューションがこれらのチャレンジを全うする為の必須条件
 

ビジネスFPGAプロトタイプにてH.264ビデオ圧縮IPを応用します

益々多くのIPサプライヤーはFPGAプロトタイプを、フロント及びアフターのサポートキャリアーにしています。潜在顧客がリアルタイム速度運行に近い情況でIPを観察、評価することをIPサプライヤーが許可することに、FPGAプロトタイプは便利を図ります。それと同時に、FPGAプロトタイプは顧客の設計参考として、IP取引完了の設計過程を加速できます。この本は、CASTがS2Cのビジネス化FPGAプロトタイプツールであるTAI Logic Moduleを選び、H.264 –エンコーダのIPデモンストレーションプラットフォームを構築する方法を紹介しています 。

 

一百兆トランジスタ規模のプロセッサと高速外部複数FPGAプラットフォームシミュレーション

この本は、中国科学院計算技術研究所(ICT)がS2C Dual Virtex-5 TAI LOGIC MODULEをプロトタイプとして、100百万トランジスタ規模のプロセッサを設計し、25MHz条件で、未変更オリジナル操作システムを導き、各種アーキテクチャの探索研究を実施した経過を紹介しています。白書は、複数のFPGA装置において、複雑なプロトタイプ設計を行う際の重要問題を示すとともに、ICT研究エンジニアたちは、FPGA分割、ピン制限、高速IOシミュレーション及びS2CのTAI LOGIC MODULEにおける設計デバッグなどの難問の解決方法を紹介しています。

 

FPGAベースのIP設計SoCを使います——FPGAベースのSoC設計方法

過去十年中、SoC設計方法は成熟してきました。半導体技術の進歩、EDAツールの改善に伴い、新設計サービスは数多くの障碍を克服してしまいます。また、シリコンIP業界の迅速発展に恵まれ、現在のデザイナはSoCに必要となる大部分の市販設計モジュールを購買できます。ただし、一つの重要問題として、これらのIPモジュールの最適化です、機能、帯域及び電源などシステムレベル問題を考える場合、特にこれらの問題が出ます。また、SoCソフトウェア内容の拡大に伴い、早期ソフト・ハードウェアの共同設計の必要性は顕著になっています。この白書は、FPGAベースのIP模型を利用して、類似リアルタイム速度で早期システムプロトタイプを構築し、早期ソフト・ハードウェアの共同設計の実現を図る方法を紹介しています。FPGAベースのESL(ESL)方法で、正確なSoC製品を設計するのが、初の市場進出会社になっています 。