技術文章

是時候將您的 FPGA 原型驗證系統升級到 V7-2000T 了
2014.01.06 | Mon-Ren Chene | Chief Technology Officer

您是否仍在猶豫是否要將 SoC/ASIC 的原型驗證升級至 Virtex-7 2000T FPGA? 我強烈建議您立即付諸行動!因為 Xilinx 已經對其Vivado開發套件進行過5次版本升級,Virtex-7 FPGA 的設計流程已經相當成熟。更為重要的是 V7-2000T FPGA 的價格已經降至適合大規模應用的合理水準,這也為 V7-2000T 的早期用戶帶來了福音:如今您可以複製更多的平臺用於並行開發以縮短開發週期。對此我歸納出為何需將 SoC/ASIC 原型驗證平臺升級至 Virtex-7 2000T 的五大理由。 閱讀更多...

 

淺談Xilinx Virtex-7 2000T & Vivado設計套件
2013.03.11 | Ashok Kulkarni | AE Director, North America

2012年, S2C成功發佈了基於Xilinx Virtex-7 2000T的Single、Dual和Quad TAI Logic Module(LM) 原型驗證平臺,因為Virtex-7(V7)採用了業界最新的技術,很多客戶對其認識和瞭解不多,紛紛來電詢問有關V7平臺的最新硬體以及軟體支援相關資訊。今天我們就和大家一起來認識目前世界上容量最大的FPGA – Xilinx Virtex-7 2000T及全新的Vivado設計套件。閱讀更多...

 

為何SCE-MI至今尚未被廣泛採用?
2012.02.09 | Toshio Nakama | Chief Executive Officer

我們已經在S2C的部落格中介紹C-API功能,說明驗證工程師如何發送或接收電腦中的大量測試資料到達或來自基於FPGA的原型驗證的需要和好處。S2C的C-API軟體是易於設置和客製化的方案之一。今天,我將講解使用具有更好的可擴展性和跨平臺能力的SCE-MI做相同的工作。閱讀更多...

 

FPGA原型驗證 – 自建V.S.購買
2011.12.12 | Steve Pollock | VP, Marketing and Business Development

有時我們會聽到客戶說現成的FPGA原型驗證方案價格太貴,於是他們就以更低的成本親自建構原型驗證板。倘若您將材料清單上的各項成本累加,獲得的結果看上去好像您可以通過自建內部原型驗證板來節省費用。但事實真的如此嗎? 閱讀更多...

 

基於FPGA的原型驗證, 'Why', 'What' 以及 'How' - 第2部分
2011.11.21 | Ashok Kulkarni | AE Director, North America

基於FPGA的原型驗證的主要優點是:低成本、高性能、和易於部署。除了這些優點外,它還能夠在即時裝置介面上,讓設計工程師可以觀察真實系統環境中SoC原型的行為。由於低系統成本使其能夠建立多個矽前硬體平臺供軟體開發使用。基於FPGA的原型驗證提供顯著的高運行性能,一般是在 10 MHz - 80 MHz頻率範圍內,因此可以對主觀感知的設計,如影片框架的設計進行驗證。閱讀更多...

 

於FPGA的原型驗證, 'Why', 'What' 以及 'How' - 第1部分
2011.11.09 | Ashok Kulkarni | AE Director, North America

在深入研究基於FPGA的原型驗證之前,我們需要回答"為什麼要進行原型驗證"。所有的設計,無論是SoC、ASIC還是ASSP(此後SoC還被假定為 ASIC和ASSP)都需要被驗證(功能和時序驗證),以確保在使用矽之前實現模型與期望的設計性能相匹配。而且,大多數SoC的軟體內容不同。因此,儘早使用矽前硬體平臺進行軟體開發是至關重要的。現代的SoC設計不斷增加門密度、成本和複雜性。在第一次時間獲取矽是絕對必要的 – 否則重新設計矽的成本可能高達數百萬美元,將使企業喪失許多市場機會。閱讀更多...

 

S2C的C-API功能
2011.09.25 | Tony Wu | AE Director

S2C的C-API功能可讓驗證工程師們發送/接收電腦中的大量測試資料到/從基於FPGA的原型驗證。通過和許多驗證工程師交談,我發現當今的一個共同的挑戰在於:建立足夠的測試案例和一些極端案例以徹底驗證基於FPGA的原型驗證的能力。通過把原型連接到目標系統,工程師們能夠進入真實世界測試環境,但是通常難以建立真實世界環境的極端測試案例。因此,較好的設計方法是為真實世界測試環境補充能夠從電腦運行的、基於FPGA的原型的額外驗證資料。閱讀更多...

 

淺談省略SoC原型驗證的成本
2011.08.22 | Steve Pollock | VP, Marketing and Business Development

在回答省略原型驗證的成本問題之前,讓我們首先瞭解一下為什麼應該進行原型驗證。這裡以設計投入生產之前的SoC的FPGA原型驗證和ASIC設計作為例子。
原型驗證的主要優點包括:
  • 找出通過類比和模擬技術幾乎不可能找到的錯誤。
  • 對目標系統原型提前進行軟體開發。
  • 能夠偵錯真實環境設計。
閱讀更多...