技術白皮書

請閱讀以下關於公司客戶和合作夥伴,對S2C技術的不同應用之白皮書,以便加深瞭解。

為您的多個FPGA分割選擇最佳的接腳多工方法

使用多個FPGA去原型化一個大型設計需要解決一個典型的問題:需要通過設備之間的信號數目遠遠大過FPGA板上輸入/輸出接腳(I/O pin)的數目。傳統的解決之道是採用分時多工(Time Domain Multiplexing)的方法,以多工的方式在單一連線或接腳上傳輸。
使用分時多工做為解決之道目前仍廣被使用。加上FPGA技術的進步,建構多個設備原型的障礙大幅降低。最新的FPGA提供了許多優勢,例如:大量的工業標準I/O、整合的高速transceiver和LVDS傳輸。

 

FPGA Prototyping Primer

FPGA原型是將SoC和ASIC設計映射到FPGA進行硬體驗證和早期的軟體開發的方法。這種方法有時亦稱為ASIC原型或SoC原型。
FPGA原型已經成為主流的ASIC和SoC設計的驗證,以及早期軟體和硬體聯合開發的方法。在此我們將著重討論為什麼FPGA原型如此重要,當前FPGA原型面臨的挑戰與如何克服,以及如何自行建立或採用現成的解決方案建構FPGA原型所面臨的問題。

 

獲取最大的FPGA原型

無論您是設計或驗證極高複雜的尖端設計還是主流的設計,FPGA原型可以協助您實現目標。獲取最大的FPGA原型的關鍵在於您需要瞭解這項技術的工作原理以及FPGA原型設計解決方案是如何符合您的設計和驗證要求的。這本電子書包含一系列發佈於EE Times上的文章,以幫助您流覽FPGA原型技術 – 克服所有FPGA原型障礙,以擴展您的FPGA原型應用範圍。 同時此電子書也讓你深入了解一個完整的原型開發平台是如何幫助任何設計階段、任何設計尺寸、以及跨越地域的限制實現隨時隨地的遠端存取。

 

晶片系統設計的FPGA原型

完善的原型平臺即滿足任何設計容量、適用任何設計階段、且可隨時隨地訪問。

FPGA原型系統必須提供企業級的可訪問性,即一個完整的原型平臺需具備可以運行在任何功能性的設計階段、適用於任何大小的設計、以及跨越地理位置的局限等特色。所有的這些功能必須具有遠端存取的特性。這種方法將大大提高工程效率、縮短最終產品的上市時間、同時增加其投資回報率(ROI)、以及增加FPGA原型平臺本身的生命週期的投資回報率。
本文闡述了FPGA原型系統必須如何演變成一個完整的原型平臺,以滿足日益複雜的SoC設計的挑戰。
具體內容涵蓋:

  • 回顧SoC開發所面臨的挑戰
  • 分析當前的FPGA原型設計方法能否有效地面對這些挑戰
  • 闡述面對挑戰的FPGA原型設計解決方案
 

使用商業FPGA原型來應用H.264視訊壓縮IP

越來越多的IP供應商採用FPGA原型作為他們銷售前和銷售後支持的工具。FPGA原型便於IP供應商允許潛在的客戶在接近真實速度運行的情況下安全的觀察和評估IP。同時,FPGA原型還可以作為客戶的設計參考,加速客戶在IP交易結束後的設計過程。本書描述了CAST如何選擇S2C的商業化FPGA原型工具—TAI 邏輯模組來打造其H.264 –編碼器的 IP演示平臺。

 

一百兆電晶體規模的處理器和高速外設的多FPGA平臺模擬

本書講述了中國科學院計算技術研究所(ICT)以S2C Dual Virtex-5 TAI LOGIC MODULE為原型設計100百萬電晶體規模的處理器,在25MHz下引導未修改的原始作業系統執行各種架構探索研究的經過。白皮書列舉了在多片FPGA裝置上進行複雜原型設計所面臨的多個關鍵難題,並且揭示了ICT研發工程師是如何解決FPGA分割、插腳限制、高速IO模擬以及在S2C的TAI LOGIC MODULE上進行設計偵錯等難題的。

 

使用基於FPGA的IP設計SoC—一個基於FPGA的SoC設計方法

在過去的十多年裡,SoC設計方法已趨於成熟,由於半導體技術的提高、EDA工具的改進、新設計服務已使眾多障礙一一得到克服。同時,受益於矽IP產業的快迅發展,現在的設計師們都可以毫不費力地從市場上購買到SoC所需的大多數設計模塊。但是,一個新的關鍵問題是如何優化這些IP模塊,需要考慮諸如性能、頻寬和電源等系統級問題時,尤其如此。此外,隨著SoC軟體內容的不斷擴大,早期硬軟體協同設計尤顯必要。本白皮書描述了利用基於FPGA的IP模型以接近真實的速度建立早期系統原型以實現早期硬軟體協同設計的設計方法。採用基於FPGA的電子系統級(ESL)的方法,設計正確的SoC產品,成為市場的第一個進入者。